**МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ**

**МИНИСТЕРСТВО НАУКИ, ВЫСШЕГО ОБРАЗОВАНИЯ И ИННОВАЦИЙ КЫРГЫЗСКОЙ РЕСПУБЛИКИ**

**МОО ВО КЫРГЫЗСКО-РОССИЙСКИЙ СЛАВЯНСКИЙ УНИВЕРСИТЕТ**

**имени первого Президента Российской Федерации Б.Н. Ельцина**

**Высшая школа цифровых технологий**

**Направление подготовки:** 11.03.02 (РФ) / 690300 (КР) Инфокоммуникационные технологии и системы связи

**Профиль:** «Сети связи и системы коммутации»

**Квалификация выпускника:** Бакалавр

**Форма обучения:** Очная

# ФОНД ОЦЕНОЧНЫХ СРЕДСТВ (ФОС)

**по дисциплине «Вычислительная техника и информационные технологии»**

**Год начала подготовки:** 2026

**Семестр изучения:** 5 семестр (3 курс)

**Общая трудоемкость:** 3 ЗЕТ (108 академических часов)

**Форма промежуточной аттестации:** Зачёт с оценкой (5 семестр)

Фонд оценочных средств предназначен для контроля знаний обучающихся по направлению подготовки «Инфокоммуникационные технологии и системы связи» по дисциплине

**по дисциплине «Вычислительная техника и информационные технологии»**

Фонд оценочных средств рассмотрен и утвержден на заседании высшей школы «цифровых технологий»

протокол № 1 от «02» сентября 2026 года.

Директор ВШ «Цифровых технологий» _____ Хмелёва И.В.

Согласовано РОП: к.т.н., доцент Оконов М.О. _____

Исполнители:

Ст. препод. ВШ «Цифровых технологий» _____ Мамадалиева Ж.Б.

## 1. ПАСПОРТ ФОНДА ОЦЕНОЧНЫХ СРЕДСТВ

### 1.1. Цели и задачи фонда оценочных средств

Фонд оценочных средств (ФОС) предназначен для проведения текущего контроля успеваемости, рубежного контроля и промежуточной аттестации (зачёта с оценкой) обучающихся по дисциплине «Вычислительная техника и информационные технологии». ФОС обеспечивает проверку уровня освоения компетенции **ПК-2** (*Способен осуществлять подготовку типовых технических проектов и первичный контроль соответствия разрабатываемых проектов и технической документации на различные инфокоммуникационные объекты национальным и международным стандартам и техническим регламентам*).

### 1.2. Распределение объема дисциплины по видам занятий (по учебному плану)

- **Общая трудоемкость:** 3 ЗЕТ / 108 академических часов.
- **Лекционные занятия:** 16 часов (в т.ч. в интерактивной форме — 5 часов).
- **Лабораторные работы:** 32 часа (в т.ч. в интерактивной форме — 8 часов, в форме практической подготовки — 30 часов).
- **Самостоятельная работа студентов (СРС):** 59,9 часа.
- **Контактная работа в период теоретического обучения (КрТО):** 0,1 часа.
- **Вид промежуточной аттестации:** Зачёт с оценкой (5 семестр).

### 1.3. Матрица связей разделов дисциплины, компетенций и оценочных средств

| **Раздел дисциплины** | **Формируемые индикаторы компетенции (ПК-2)** | **Виды оценочных средств** |
|---|---|---|
| **Раздел 1. Основы цифровой и вычислительной техники** | **Знать:** З-1 (3.1.1) — принципы действия логических устройств и основных элементов ВТ<br><br>**Уметь:** У-1 (3.2.1) — методы логического анализа комбинационных схем | Устный опрос (коллоквиум), Отчеты по лабораторным работам №1.1, №1.6, №1.9, Защита рефератов, Рубежный контроль №1 |

| Раздел дисциплины | Формируемые индикаторы компетенции (ПК-2) | Виды оценочных средств |
|---|---|---|
| | **Владеть:** В-1 (3.3.1) — анализ и проектирование электронных схем в эмуляторах | |
| **Раздел 2. Узлы цифровых устройств** | **Знать:** З-1 (3.1.1) — структура и работа комбинационных узлов, ЗУ, АЦП и ЦАП<br><br>**Уметь:** У-1 (3.2.1) — синтез автоматов, выбор параметров АЦП/ЦАП<br><br>**Владеть:** В-1 (3.3.1) — схемотехническое моделирование узлов в эмуляторах | Устный опрос, Отчеты по лабораторным работам №2.3, №2.6, №2.9, Расчетно-графические задания (СРС), Рубежный контроль №2 |
| **Раздел 3. Основные блоки цифровой обработки сигналов. Коммуникационная среда и компьютерные сети** | **Знать:** З-1 (3.1.1) — блоки ЦОС, архитектура МП, принципы построения ЛВС и Internet<br><br>**Уметь:** У-1 (3.2.1) — работа с сетевым ПО, построение ЛВС | Отчеты по лабораторным работам №3.3, №3.6, №3.9, Защита рефератов, Итоговый зачёт с оценкой |

| Раздел дисциплины | Формируемые индикаторы компетенции (ПК-2) | Виды оценочных средств |
|---|---|---|
| | **Владеть:** В-1 (3.3.1) — управление узлами МП, администрирование сетевых протоколов | |

**2. ОЦЕНОЧНЫЕ СРЕДСТВА ДЛЯ КАТЕГОРИИ «ЗНАТЬ» (Контрольные вопросы)**

Вопросы сформированы на основе перечня дидактических единиц раздела 5.1 РПД и используются при проведении устных опросов, коллоквиумов, защиты лабораторных работ и зачёта с оценкой.

**Раздел 1. Основы цифровой и вычислительной техники**

1. **Понятие информации и технологий:** Дайте определение понятиям «информация», «информационная технология» и «информационная система». Каковы основные свойства и составляющие информационных технологий?
2. **Классификация информационных технологий:** Приведите классификацию ИТ по способу реализации, степени охвата задач управления и виду обрабатываемой информации.
3. **Основные понятия вычислительной техники:** Раскройте базовую архитектуру и классические принципы построения вычислительных машин (архитектура фон Неймана и Гарвардская архитектура).
4. **Логическая функция и логические операции:** Дайте определение переключательной (логической) функции. Перечислите базовые логические операции (И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, исключающее ИЛИ) и запишите их таблицы истинности.
5. **Аксиомы и законы булевой алгебры:** Сформулируйте основные аксиомы, законы (переместительный, сочетательный, распределительный) и тождества булевой алгебры, включая правила де Моргана.
6. **Логический базис:** Что такое функционально полный логический базис? Перечислите логические элементы, образующие универсальные логические базисы (базис И-НЕ, базис ИЛИ-НЕ).

7. **Электронные ключи и логические элементы на МДП-транзисторах:** Раскройте принцип работы электронного ключа. Объясните схемотехнику и принцип действия базовых логических элементов на КМОП (МДП) транзисторах.

**Раздел 2. Узлы цифровых устройств**

8. **Триггеры:** Дайте определение триггера как элементарного последовательностного автомата. Классифицируйте триггеры по способу записи информации (асинхронные, синхронные со статическим и динамическим управлением) и по функциональным возможностям ($RS$-, $D$-, $T$-, $JK$-триггеры).

9. **Мультиплексоры и демультиплексоры:** Опишите функциональное назначение, принцип работы и таблицы истинности мультиплексора и демультиплексора. Как осуществляется наращивание разрядности мультиплексоров?

10. **Шифраторы и дешифраторы:** В чем состоит разница между полными и неполными дешифраторами, а также приоритетными шифраторами? Приведите примеры их применения в вычислительной технике.

11. **Преобразователи кодов и цифровые компараторы:** Опишите принципы преобразования двоичных, двоично-десятичных (BCD) кодов и кода Грея. Как устроен цифровой компаратор?

12. **Сдвигающие регистры и счетчики:** Классифицируйте регистры по способу ввода/вывода данных и счетчики по направлению счета (суммирующие, вычитающие, реверсивные) и типу переноса (последовательный, параллельный).

13. **Классификация и параметры запоминающих устройств (ЗУ):** Перечислите основные технические характеристики ЗУ (информационная емкость, время выборки, цикл обращения, удельная энергоемкость). Приведите классификацию ЗУ (ОЗУ, ПЗУ, энергонезависимые).

14. **Статические и динамические запоминающие устройства (SRAM и DRAM):** Сравните схемотехнику запоминающей ячейки статического ОЗУ (на триггере) и динамического ОЗУ (на конденсаторе), поясните необходимость регенерации в DRAM.

15. **Постоянные запоминающие устройства (ПЗУ):** Опишите устройство и принципы программирования масочных ПЗУ (ROM), ППЗУ (PROM), РПЗУ с ультрафиолетовым стиранием (EPROM) и электрически стираемых ППЗУ (EEPROM / Flash).

16. **Аналого-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП):** Раскройте назначение и основные характеристики АЦП и ЦАП (разрядность, шаг квантования, время преобразования, интегральная и дифференциальная нелинейность).

17. **Виды АЦП:** Сравните по быстродействию и аппаратным затратам АЦП последовательного счета, АЦП поразрядного кодирования (последовательного

приближения), АЦП параллельного преобразования (Flash-АЦП) и АЦП с двойным интегрированием.

**Раздел 3. Основные блоки цифровой обработки сигналов. Коммуникационная среда и компьютерные сети**

18. **Двоичные сумматоры и умножители:** Объясните устройство и логику работы полусумматора (Half Adder), полного одноразрядного сумматора (Full Adder), многоразрядных сумматоров и матричных умножителей.
19. **Цифровые фильтры:** Раскройте базовые принципы цифровой фильтрации сигналов, назначение сумматоров, умножителей и элементов задержки в составе КИХ- и БИХ-фильтров.
20. **Микропроцессоры и интерфейсы ввода-вывода:** Опишите обобщенную структуру микропроцессора (АЛУ, УУ, регистры, шины адреса/данных/управления). Раскройте принципы построения параллельных и асинхронных последовательных портов.
21. **Компьютерные сети и их иерархия:** Дайте определение компьютерной сети, опишите ее обобщенную структуру и иерархию (локальные — LAN, региональные — MAN, глобальные — WAN).
22. **Локальные сети Ethernet и глобальная сеть Internet:** Опишите принципы работы технологии Ethernet, топологии ЛВС и сетевое оборудование (коммутаторы, маршрутизаторы). Раскройте структурную схему и базовый стек протоколов (TCP/IP) глобальной сети Internet.

**3. ОЦЕНОЧНЫЕ СРЕДСТВА ДЛЯ КАТЕГОРИИ «УМЕТЬ» (Практические расчетно-графические задания)**

Задания сформированы в соответствии с пунктом 5.1 «Уметь» РПД и применяются для оценки практических навыков на лабораторных работах и зачёте.

1. **Построение таблицы истинности:** Для логического устройства с 3 входами ($X_1, X_2, X_3$), выход которого принимает значение логической «1» только при поступлении на вход нечетного числа единиц, составить таблицу истинности.
2. **Запись СДНФ и СКНФ:** По заданной таблице истинности записать логическую функцию в совершенной дизъюнктивной нормальной форме (СДНФ) и совершенной конъюнктивной нормальной форме (СКНФ).
3. **Минимизация логических функций методом Карт Карно:** Минимизировать переключательную функцию четырех переменных $f(x_1, x_2, x_3, x_4) = \Sigma(0, 1, 2, 4, 5, 6, 8, 9, 12, 13, 14)$ с помощью диаграммы Вейча — Карно.
4. **Перевод в универсальный логический базис:** Преобразовать минимизированное логическое выражение $Y = \overline{A}B + A\overline{C}$ в базис элементов «И-НЕ» и начертить функциональную схему устройства.

5. **Синтез комбинационного преобразователя кодов:** Составить таблицу истинности и синтезировать схему преобразователя 3-разрядного двоичного кода в код Грея на логических элементах.

6. **Реализация логической функции на мультиплексоре:** Реализовать логическую функцию трех переменных $F(A, B, C) = \Sigma(1, 2, 4, 7)$ с использованием мультиплексора 4-в-1 (типа 74HC153 / К555КП2).

7. **Построение дешифратора повышенной разрядности:** Составить функциональную схему дешифратора 3-в-8 на базе двух дешифраторов 2-в-4 с использованием входов разрешения (Enable).

8. **Анализ работы синхронного триггера:** По заданным временным диаграммам тактового сигнала $C$ и информационных входов $J, K$ построить временную диаграмму прямого ($Q$) и инверсного ($\overline{Q}$) выходов $JK$-триггера, срабатывающего по спаду тактового импульса.

9. **Составление характеристического уравнения автомата:** Записать характеристическое уравнение и таблицу переходов для заданного синхронного последовательностного автомата на $D$-триггерах.

10. **Синтез двоичного счетчика:** Синтезировать схему 3-разрядного синхронного суммирующего счетчика на базе $T$-триггеров и логических элементов «И».

11. **Расчет адресного пространства и организации ЗУ:** Определить информационную емкость микросхемы памяти в битах и байтах, если она имеет 14 адресных линий ($A_0 \dots A_{13}$) и 8-разрядную шину данных ($D_0 \dots D_7$).

12. **Наращивание емкости памяти:** Составить структурную схему подключения четырех микросхем ОЗУ емкостью $2\text{ К} \times 8\text{ бит}$ для получения модуля памяти объемом $8\text{ К} \times 8\text{ бит}$ с использованием дешифратора адреса.

13. **Расчет шага квантования и погрешности АЦП:** Вычислить шаг квантования $\Delta U$ и максимальную абсолютную погрешность квантования 10-разрядного АЦП с диапазоном входного напряжения от $0$ до $5\text{ В}$.

14. **Выбор типа АЦП для телекоммуникационной системы:** Осуществить обоснованный выбор типа АЦП (последовательного приближения, параллельного или с двойным интегрированием) для оцифровки речевого сигнала с верхней частотой спектра $3,4\text{ кГц}$ и динамическим диапазоном $60\text{ дБ}$.

15. **Расчет выходного напряжения ЦАП:** Для 4-разрядного ЦАП с матрицей $R\text{-}2R$ и опорным напряжением $U_{оп} = 5\text{ В}$ определить выходное напряжение при подаче на вход двоичного кода 1011.

16. **Построение многоразрядного сумматора:** Начертить схему 4-разрядного двоичного сумматора с последовательным переносом на базе полных

одноразрядных сумматоров и проследить процесс сложения чисел $1011_2 + 0110_2$.

17. **Расчет скорости передачи данных асинхронного порта:** Вычислить эффективную скорость передачи полезных данных (в бит/с) через асинхронный последовательный порт UART при символьной скорости $115200\text{ Бод}$ и формате кадра 8-N-1 (1 стартовый, 8 информационных, без четности, 1 стоповый бит).
18. **Расчет адресации в IP-сетях (IPv4):** Для заданного IP-адреса узла 192.168.14.75 с маской подсети 255.255.255.224 (/27) определить адрес сети, широковещательный адрес (Broadcast) и диапазон доступных адресов для хостов.
19. **Проектирование топологии локальной вычислительной сети (ЛВС):** Разработать схему сегмента ЛВС предприятия на 30 рабочих мест с выделением серверного сегмента, подбором коммутаторов уровня доступа и маршрутизатора для выхода в сеть Internet.

**4. ОЦЕНОЧНЫЕ СРЕДСТВА ДЛЯ КАТЕГОРИИ «ВЛАДЕТЬ» (Комплексные практические кейсы и лабораторные задания)**

Задания соответствуют пункту 5.1 «Владеть» РПД и проверяются при выполнении и защите лабораторных работ в программных эмуляторах электронных схем и на лабораторных стендах.

- **Кейс 1. Синтез и симуляционное моделирование логических элементов в базисах И, ИЛИ, НЕ и ДТЛ**

*Задание:* В среде схемотехнического моделирования (Multisim / LTspice) собрать электрическую принципиальную схему логического элемента «И-НЕ» диодно-транзисторной логики (ДТЛ) и инвертора на КМОП-транзисторах. Снять передаточную характеристику $U_{вых} = f(U_{вх})$, определить пороги переключения и помехоустойчивость.

- **Кейс 2. Проектирование и верификация комбинационного логического устройства**

*Задание:* По заданной словесной постановке задачи управления телекоммуникационным узлом составить таблицу истинности, провести минимизацию булевой функции, синтезировать функциональную схему в базисе «И-НЕ», собрать ее в программном эмуляторе и верифицировать работу с помощью логического анализатора.

- **Кейс 3. Реализация сложных логических уравнений на базе мультиплексоров**

*Задание:* Спроектировать и промоделировать в симуляторе схему комбинационного устройства, реализующего систему из двух логических функций четырех переменных, с применением микросхем мультиплексоров 8-в-1 и минимального числа дополнительных инверторов.

- **Кейс 4. Синтез и исследование элементарного последовательностного автомата**

*Задание:* По заданному графу переходов (или таблице переходов-выходов) синтезировать синхронный конечный автомат Мили или Мура на базе $JK$-триггеров. Построить временные диаграммы работы автомата в эмуляторе и проверить отсутствие состязаний (гонок сигналов).

- **Кейс 5. Исследование работы многоразрядного ПЗУ и программируемой логики**

*Задание:* Собрать в симуляторе схему дешифратора семисегментного индикатора или генератора кодовых последовательностей на базе микросхемы постоянного запоминающего устройства (ПЗУ / ROM), составить таблицу прошивки памяти и протестировать все адресные состояния.

- **Кейс 6. Моделирование тракта аналого-цифрового и цифро-аналогового преобразования (АЦП-ЦАП)**

*Задание:* В программном эмуляторе собрать связку из генератора гармонического сигнала, 8-разрядного АЦП и 8-разрядного ЦАП. Исследовать влияние частоты дискретизации на форму восстановленного сигнала и проанализировать шумы квантования с помощью осциллографа.

- **Кейс 7. Исследование цикла выполнения команд и работы узлов микропроцессора**

*Задание:* На учебном микропроцессорном стенде (или программном симуляторе архитектуры MCS-51 / учебного МП) разработать программу на языке Ассемблера для выполнения арифметико-логической обработки массива данных в ОЗУ. Проследить пошагово процессы выборки команд из памяти, их дешифрации, изменения содержимого аккумулятора, регистров общего назначения и флагов состояния.

- **Кейс 8. Настройка обмена данными микропроцессора с периферийными устройствами**

*Задание:* Организовать программно-аппаратное взаимодействие микропроцессорного модуля с внешним устройством через параллельный и последовательный порты ввода-вывода с использованием механизма аппаратных прерываний.

- **Кейс 9. Построение, адресация и диагностика локальной вычислительной сети (ЛВС)**

*Задание:* В программе сетевого моделирования (Cisco Packet Tracer / аналоги) или на лабораторном стенде построить ЛВС из двух подсетей, объединенных маршрутизатором, настроить IP-адресацию узлов, проверить таблицу маршрутизации, функционирование протоколов ARP, ICMP, DNS и проанализировать прохождение пакетов в сети Internet.

**5. ТЕМАТИКА РЕФЕРАТОВ НА САМОСТОЯТЕЛЬНУЮ РАБОТУ (СРС)**

Перечень из 35 тем соответствует пункту 5.2 РПД. Студент выбирает тему индивидуально по согласованию с преподавателем.

1. Информационные технологии.
2. Функциональная организация вычислительных машин.
3. Вычислительная машина, алгоритм.
4. Алгебраическое представление логической функции в совершенной нормальной форме.
5. Графическое представление логической функции в виде Карты Карно (диаграммы Вейча).
6. Триггеры.
7. Синтез комбинационных схем на мультиплексорах.
8. Демультиплексоры.
9. Полный одноразрядный сумматор.
10. Регистры памяти.
11. Счетчики с последовательным переносом.
12. Последовательный вычитающий счетчик.
13. Счетчики с параллельным переносом.
14. Асинхронные и синхронные статические ОЗУ.
15. АЦП поразрядного кодирования.
16. АЦП параллельного преобразования.
17. Аналого-цифровые преобразователи, работающие по методу считывания.
18. Компараторы.
19. Построение двоичных сумматоров.
20. Формирование частичного произведения.
21. Матричный умножитель $4 \times 4$.
22. Масочные ПЗУ.
23. Репрограммируемые постоянные запоминающие устройства (РПЗУ).
24. Электрически стираемое программируемое постоянное запоминающее устройство.
25. Программируемые логические схемы.

26. Микроконтроллеры и сигнальные процессоры.
27. Принципы реализации микропроцессоров.
28. RISC-процессоры.
29. Принципы построения параллельного порта.
30. Синхронные последовательные порты.
31. Соотношение информационной технологии и информационной системы.
32. Централизованная и распределенная обработка данных.
33. Основные топологии локальных компьютерных сетей.
34. Сетевая технология.
35. Устройства межсетевого интерфейса.

(Примечание: Курсовые работы и проекты по данной дисциплине учебным планом не предусмотрены).

**6. ПЕРЕЧЕНЬ ВИДОВ ОЦЕНОЧНЫХ СРЕДСТВ И ТЕХНОЛОГИЧЕСКАЯ КАРТА КОНТРОЛЯ**

В соответствии с разделами 5.4 и 8.1 РПД для оценки качества освоения дисциплины используются следующие виды оценочных средств:

1. **Устный опрос (контрольные вопросы) на лекционных и лабораторных занятиях:**

Текущая проверка усвоения теоретических понятий алгебры логики, схемотехники цифровых узлов, архитектуры микропроцессоров и сетевых технологий.

2. **Выполнение и защита лабораторных работ (9 лабораторных работ, 32 часа):**

Проверка практических умений и владений на многофункциональных стендах и в компьютерных эмуляторах электронных схем с оформлением отчетов и ответами на контрольные вопросы.

3. **Подготовка и защита рефератов / докладов (СРС):**

Оценка навыков самостоятельного поиска научно-технической информации, анализа принципов работы элементов вычислительной техники и оформления технической документации в соответствии с требованиями стандартов.

4. **Рубежный контроль (контрольные точки по разделам):**

Комплексная проверка усвоения материала по итогам изучения каждого из трех разделов дисциплины.

5. **Промежуточная аттестация — Зачёт с оценкой (5 семестр):**

Итоговая комплексная проверка знаний, умений и владений по всем разделам дисциплины.

## 7. КРИТЕРИИ И ШКАЛА ОЦЕНИВАНИЯ ПРОМЕЖУТОЧНОЙ АТТЕСТАЦИИ (ЗАЧЁТ С ОЦЕНКОЙ)

### 7.1. Балльно-рейтинговая система оценивания

В соответствии с разделом 8.1 рабочей программы дисциплины оценка итоговой успеваемости осуществляется по 100-балльной шкале с последующим переводом в пятибалльную академическую оценку. Для получения зачёта с оценкой обучающийся должен набрать по результатам текущего и рубежного контроля **60 и более баллов**.

### 7.2. Шкала перевода баллов и дескрипторы оценивания (ПК-2)

| **Шкала баллов 2026-2027_b110302_26_1 итисс_plx_Вычислительная техника и информационные технологии_Сети связи и системы коммутации (2).pdf** | **Академическая оценка 2026-2027_b110302_26_1 итисс_plx_Вычислительная техника и информационные технологии_Сети связи и системы коммутации (2).pdf** | **Требования к уровню сформированности компетенции ПК-2 (Знать, Уметь, Владеть)** |
|---|---|---|
| **85 – 100 баллов** | **Отлично (5)** | Обучающийся демонстрирует глубокие, системные знания принципов действия логических устройств, цифровых узлов (триггеров, счетчиков, ЗУ, АЦП/ЦАП), микропроцессоров и компьютерных сетей; безошибочно применяет методы булевой алгебры и карт Карно для синтеза комбинационных и последовательностных схем; в полном объеме и в срок выполнил и защитил все 9 лабораторных |

| Шкала баллов 2026-2027_b110302_26_1 итисс_plx_Вычислительная техника и информационные технологии_Сети связи и системы коммутации (2).pdf | Академическая оценка 2026-2027_b110302_26_1 итисс_plx_Вычислительная техника и информационные технологии_Сети связи и системы коммутации (2).pdf | Требования к уровню сформированности компетенции ПК-2 (Знать, Уметь, Владеть) |
|---|---|---|
| | | работ в эмуляторах и на стендах; грамотно оформил реферат в соответствии с требованиями стандартов. |
| **70 – 84 балла** | **Хорошо (4)** | Обучающийся твердо знает теоретический материал по всем трем разделам дисциплины, допускает незначительные неточности при ответе на дополнительные вопросы; уверенно решает задачи по минимизации логических функций, выбору АЦП/ЦАП и адресации в IP-сетях; выполнил и защитил все лабораторные работы с незначительными замечаниями по оформлению отчетов. |
| **60 – 69 баллов** | **Удовлетворительно (3)** | Обучающийся усвоил только основной |

| Шкала баллов 2026-2027_b110302_26_1 итисс_plx_Вычислительная техника и информационные технологии_Сети связи и системы коммутации (2).pdf | Академическая оценка 2026-2027_b110302_26_1 итисс_plx_Вычислительная техника и информационные технологии_Сети связи и системы коммутации (2).pdf | Требования к уровню сформированности компетенции ПК-2 (Знать, Уметь, Владеть) |
|---|---|---|
| | | базовый материал (основные логические операции, назначение типовых узлов ВТ и общую структуру сетей); испытывает затруднения при самостоятельном синтезе последовательностных автоматов и работе в программных эмуляторах; лабораторные работы и задания СРС выполнены в минимально необходимом объеме при консультационной помощи преподавателя. |
| **Менее 60 баллов** | **Неудовлетворительно (2)** | Обучающийся не знает базовых законов алгебры логики, принципов работы элементов памяти, микропроцессоров и сетей передачи данных; не владеет навыками моделирования |

| Шкала баллов 2026-2027_b110302_26_1 итисс_plx_Вычислительная техника и информационные технологии_Сети связи и системы коммутации (2).pdf | Академическая оценка 2026-2027_b110302_26_1 итисс_plx_Вычислительная техника и информационные технологии_Сети связи и системы коммутации (2).pdf | Требования к уровню сформированности компетенции ПК-2 (Знать, Уметь, Владеть) |
|---|---|---|
| | | цифровых схем в эмуляторах; имеет невыполненные и незащищенные лабораторные работы и задолженности по рубежному контролю. |